첨단 패키징 CoWoS와 기판: 엔비디아 GPU가 완성되는 마지막 단계
첨단 패키징은 따로 만든 칩 여러 개를 한 몸처럼 묶어 하나의 거대한 칩으로 완성하는 기술입니다. 이 글은 왜 GPU를 한 장으로 크게 만들 수 없는지, TSMC의 CoWoS가 어떤 층으로 이루어지는지, 기판과 아지노모토 ABF 필름이 왜 병목이 되었는지, 그리고 일본 소부장 기업이 어디에 있는지를 정리합니다.
1편 공정 순서 · 2편 미세공정 · 3편 HBM4·메모리 · 4편 패키징·기판(지금) · 5편 데이터센터 랙
패키징이란: 칩에 ‘몸’과 ‘신경’을 붙이는 일
전공정을 마친 웨이퍼를 잘라 낸 칩 조각을 다이(die)라고 부릅니다. 다이는 손톱만 하고 매우 얇아서 그대로는 쓸 수 없습니다. 깨지지 않게 보호하고, 메인보드와 전기 신호를 주고받을 수 있도록 수천 개의 연결 단자를 붙여야 합니다. 이 작업이 패키징입니다. 비유하면 다이는 두뇌, 패키지 기판은 두뇌와 몸을 잇는 신경망, 메인보드는 몸입니다.
예전 패키징은 다이를 금선으로 기판에 꿰매는 와이어 본딩, 다이를 뒤집어 작은 납 방울(범프)로 붙이는 플립칩 방식이 중심이었고, 주로 ASE·앰코 같은 후공정 전문 회사(OSAT)가 맡았습니다. 부가가치가 낮은 ‘포장 작업’으로 여겨졌습니다. 그런데 AI 시대에 들어 패키징은 칩 성능을 좌우하는 핵심 공정으로 바뀌었습니다.
패키징 = 다이를 보호하고 외부와 연결하는 일. 예전엔 ‘포장’, 지금은 여러 칩을 묶어 성능을 만드는 ‘조립 설계’다.
왜 첨단 패키징이 주인공이 되었나: 레티클 한계
2편에서 본 노광기는 한 번에 찍을 수 있는 면적에 한계가 있습니다. 이 최대 크기를 레티클 한계라고 하며, 약 26×33mm, 즉 858㎟ 정도입니다. 우표 한 장 크기입니다. 칩을 이보다 크게 한 장으로 만들 수는 없습니다. 엔비디아 H100의 다이가 이미 814㎟로 한계에 거의 닿았습니다.
그렇다면 더 큰 GPU는 어떻게 만들까요? 답은 ‘여러 장을 만들어 붙이기’입니다. 엔비디아 블랙웰(B200)은 레티클 한계 크기의 다이 두 개를 초당 10TB로 연결해 하나의 GPU처럼 작동시키고, 트랜지스터 2,080억 개를 담았습니다. 루빈은 계산 다이 2개와 입출력 다이 2개를 레티클 4배 크기의 판 위에 올리고 HBM4 8개를 둘렀습니다. 이렇게 기능별 작은 칩(칩렛)을 레고처럼 조합하는 방식이 칩렛 구조입니다.
칩렛에는 장점이 많습니다. 작은 다이는 큰 다이보다 불량이 적어 수율이 높고, 계산 부분은 최첨단 공정으로, 입출력 부분은 저렴한 공정으로 따로 만들 수 있습니다. 문제는 이 칩들을 마치 한 장처럼 빠르게 연결하는 것입니다. 그 연결 기술이 첨단 패키징입니다.
CoWoS 구조: 칩 → 인터포저 → 기판
TSMC의 CoWoS(코워스)는 Chip on Wafer on Substrate의 줄임말로, 이름에 구조가 그대로 들어 있습니다. 위에서부터 차례로 보면 다음과 같습니다.
| 층 | 무엇 | 비유 | 주요 회사 |
|---|---|---|---|
| ① 칩(Chip) | GPU 다이와 HBM 스택 | 건물 | TSMC(GPU 다이), 메모리 3사(HBM) |
| ② 인터포저(on Wafer) | 칩들을 잇는 미세 배선판. 실리콘 또는 실리콘 다리(LSI)+재배선층 | 건물 사이 지하 연결 통로 | TSMC |
| ③ 기판(on Substrate) | 인터포저를 메인보드와 연결하는 다층 기판 | 도시의 도로망 | 이비덴·신코(일본), 유니마이크론(대만), 삼성전기 |
| ④ 기판 절연 소재 | 기판 층 사이 절연 필름(ABF) | 도로 아래 방수층 | 아지노모토(점유율 95% 이상) |
자료: TSMC, cryptobriefing(2026.8.7). 회사는 대표 예시
CoWoS에는 종류가 있습니다. 실리콘 판 하나를 통째로 인터포저로 쓰는 CoWoS-S, 작은 실리콘 다리(LSI)와 유기 재배선층을 섞어 더 큰 면적을 만드는 CoWoS-L 등입니다. 블랙웰과 루빈처럼 거대한 GPU는 CoWoS-L을 씁니다. TSMC는 3분기 실적 발표에서 레티클 5배 크기 패키징을 생산 중이고 9배·14배 크기를 개발 중이라고 밝혔습니다.
이 공정의 생산능력이 AI 칩 공급의 병목이었습니다. 대만 언론 보도에 따르면 TSMC의 CoWoS 생산능력은 2026년 말 월 약 13만 장(웨이퍼 기준), 2028년 말에는 약 26만 장으로 두 배가 될 전망입니다. 인텔(EMIB·Foveros), 삼성전자(I-Cube), ASE·앰코도 비슷한 기술로 추격하고 있습니다.
CoWoS = GPU와 HBM을 실리콘 연결판(인터포저) 위에 나란히 올리고, 그 판을 다시 기판에 붙이는 3층 구조. 생산능력이 곧 AI 칩 공급량이다.
기판과 소재: 작은 필름 하나가 병목이 될 때
첨단 패키징 이야기에서 빠지지 않는 것이 기판입니다. AI GPU용 기판은 수십 층의 미세 배선을 쌓아야 해서, 층과 층 사이를 전기적으로 갈라 주는 얇은 절연 필름이 필요합니다. 이 필름이 일본 식품회사 아지노모토가 조미료 연구에서 출발해 개발한 ABF(아지노모토 빌드업 필름)입니다.
| ABF 관련 지표 | 내용 |
|---|---|
| 시장 점유율 | 아지노모토 95% 이상, 나머지 약 5%는 세키스이화학 |
| 가격 | 2026년 약 30% 인상, 고객별 순차 적용 |
| 수급 전망(보도) | 공급 부족률 2026년 하반기 약 10% → 2027년 21% → 2028년 42% |
| 증설 | 2030년까지 생산능력 50% 확대, 250억 엔 이상 투자. 일본 새 공장은 2032년 전후 |
자료: cryptobriefing(2026.8.7). 수급 전망은 보도에 인용된 추정치
필름 가격이 30% 올라도 반도체 전체 원가 영향은 3~6% 수준이라는 분석이 있습니다. 그래도 대체 공급자가 사실상 없기 때문에, 이 작은 소재 하나가 GPU 공급 일정을 흔들 수 있습니다. 그래서 업계는 차세대 대안으로 유리 기판을 연구하고 있습니다. 유리는 표면이 매끄럽고 열에 덜 휘어 더 미세한 배선을 넓은 면적에 깔 수 있습니다. 인텔, SKC 자회사 앱솔릭스, 삼성전기 등이 개발과 시험 생산을 진행 중이지만, 본격 양산 시점은 아직 확정되지 않았습니다.
일본 소부장이 강한 자리
| 분야 | 일본 기업 | 위상(기준 시점) |
|---|---|---|
| 실리콘 웨이퍼 | 신에쓰화학 약 28%, 섬코 약 25% | 두 회사 합계 절반 이상(2025년 추정) |
| 감광액(포토레지스트) | JSR·도쿄오카·신에쓰·스미토모화학·후지필름 | 일본 기업 합계 90% 가까이(2021년 보도) |
| ABF 필름 | 아지노모토 | 95% 이상(2026년 보도) |
| 패키지 기판 | 이비덴·신코전기공업 | AI GPU용 고급 기판 핵심 공급사 |
| 장비 | 도쿄일렉트론·디스코·어드반테스트·레이저텍·스크린 | 증착·식각, 절단·연삭, 테스트, 마스크 검사, 세정 |
자료: faxiangongchang 2026 실리콘 웨이퍼 보고서, Asia Times, cryptobriefing. 점유율은 조사 기관·시점에 따라 다름
일본이 첨단 칩 생산 경쟁에서는 밀렸지만 이렇게 ‘칩을 만드는 데 꼭 필요한 재료와 도구’에서는 여전히 강합니다. 이 때문에 일본 증시에서 반도체 소부장 기업의 비중이 크고, 반도체 경기와 일본 금리 인상이 맞물리는 시나리오가 일본 증시 전망의 핵심 변수로 꼽힙니다.
엔비디아 GPU가 완성되기까지, 그리고 앞으로
1~4편을 합쳐 루빈 GPU 하나가 완성되는 흐름을 다시 그려 보면 이렇습니다. TSMC 3나노 공정에서 계산 다이가 나오고(2편), SK하이닉스·삼성·마이크론에서 HBM4가 오고(3편), TSMC CoWoS-L 라인에서 둘이 인터포저 위에 나란히 앉은 뒤 아지노모토 필름이 들어간 기판 위에 붙습니다(4편). 이어 테스트를 거쳐 GPU 모듈이 되고, 대만 ODM 공장에서 서버 트레이와 랙으로 조립됩니다(5편).
- ▸ 기본: CoWoS 생산능력이 2026년 말 월 13만 장 수준으로 늘며 GPU 공급 병목이 점차 완화. 확인 신호는 TSMC의 패키징 증설 발표와 엔비디아 출하량.
- ▸ 낙관: 유리 기판·패널 단위 패키징 등 새 방식이 상용화되어 더 큰 칩을 싸게 만듦. 확인 신호는 양산 고객 발표.
- ▸ 비관: ABF·기판 공급 부족(2027~2028년 전망)이 새 병목이 됨. 확인 신호는 기판 가격 인상과 납기 지연 보도.
반대 의견과 주의할 점
첨단 패키징 수요는 몇몇 대형 AI 칩 고객에 크게 의존합니다. 엔비디아의 설계 방향이 바뀌거나(예: 다른 연결 방식 채택), 빅테크가 자체 칩으로 일부 수요를 옮기면 특정 공정·소재의 수요 전망이 달라질 수 있습니다. 또 ABF 수급 전망처럼 보도에 인용된 수치는 회사 공식 전망이 아닐 수 있고, 증설이 예상보다 빨리 이뤄지면 부족이 과장된 것으로 끝날 수도 있습니다.
🗒️ 한 장 요약
| 개념 | 한 줄 정리 |
|---|---|
| 첨단 패키징 | 여러 칩(칩렛)을 한 몸처럼 묶어 하나의 거대한 칩으로 완성하는 기술 |
| 레티클 한계 | 노광기가 한 번에 찍는 최대 면적 약 858㎟. 이보다 큰 칩은 붙여서 만든다 |
| CoWoS | 칩 → 인터포저 → 기판의 3층 구조. TSMC 생산능력이 AI 칩 공급량을 좌우 |
| ABF | 기판 절연 필름. 아지노모토가 95% 이상 공급, 2026년 약 30% 가격 인상 |
| 유리 기판 | 더 평평하고 덜 휘는 차세대 기판. 개발·시험 생산 단계 |
| 일본 소부장 | 웨이퍼·감광액·ABF·기판·테스트 장비에서 강한 위상 |
함께 알면 좋은 용어
- 칩렛 — 기능별로 나눠 만든 작은 칩. 레고처럼 조합해 큰 칩을 만든다.
- 인터포저 — 여러 칩 사이를 미세 배선으로 잇는 중간 판. CoWoS의 가운데 층이다.
- OSAT — 외주 반도체 조립·테스트 전문 회사. ASE·앰코가 대표적이다.
자주 묻는 질문
Q1. 첨단 패키징이란 무엇인가요?
따로 만든 GPU 다이와 HBM 같은 여러 칩을 인터포저 위에 나란히 올려 하나의 칩처럼 빠르게 연결하는 기술입니다. TSMC의 CoWoS가 대표적입니다.
Q2. 왜 GPU를 한 장으로 크게 만들지 않나요?
노광기가 한 번에 찍을 수 있는 면적(레티클 한계, 약 858㎟)이 정해져 있고, 큰 칩일수록 불량률도 높아지기 때문입니다. 그래서 여러 칩을 만들어 붙입니다.
Q3. ABF 필름은 왜 중요한가요?
AI GPU용 다층 기판의 층 사이 절연에 쓰이는 필름으로, 아지노모토가 95% 이상을 공급합니다. 대체재가 거의 없어 공급이 부족하면 GPU 생산 전체가 늦어질 수 있습니다.
함께 읽으면 좋은 글
- 피지컬 AI 관련주 세계 지도 — 첨단 칩 수요를 넓히는 로봇·자율주행 산업
- 창신메모리 4F2와 메모리 업계 승자·패자 — HBM과 함께 패키지에 올라가는 메모리 경쟁
📚 시리즈 「반도체 A to Z」 전 5편
공정 순서부터 AI 데이터센터 랙까지
참고 자료
- TrendForce: TSMC CoWoS 생산능력 전망(2026.9.14)
- Cryptobriefing: 아지노모토 ABF 30% 가격 인상
- Wikipedia: Blackwell 아키텍처
- Barrack AI: 엔비디아 루빈 사양 정리
- TSMC 2026년 3분기 실적 발표 콜 전문
- 2026 실리콘 웨이퍼 시장 보고서(faxiangongchang)
2026년 10월 22일 기준 공개 자료를 바탕으로 정리했습니다. 보도·추정치는 본문에 따로 표시했습니다. 정보 제공용이며 투자 권유가 아닙니다.